数字电路TTL与非门输入端带负载的问题.如图

来源：学生作业帮编辑：作业帮分类：综合作业时间：2024/05/17 04:13:40

TTL Logic level '0'低电平在 0V 与 0.8V 之间; level '1' 高电平在 2.2V 与 5.0V 之间.

(1) V11 (A)悬空 = logic 1, V12(B) = logic 1 (悬空);(2) V11 (A)接 0.2V 低电平, V12也被拖低至0.6V (logic 0), 因A, B内部相通;(3) V11 (A)接 3.2V 高电平, V12(B) = logic 1 (悬空);(4) V11 经 51 Ohm接地, I be (基极电流) 约有 1.6mA, 放V11电平是0.08V, V12也被拖低至0.6V (logic 0),(5) V11 经 10k Ohm接地, I be (基极电流) 约有 1.6mA, 放V11电平是接近 5V令V12 保持在悬空(logic 1)的电平.

数字电路TTL与非门输入端带负载的问题.如图关于数字电路中TTL与非门的问题数字电路：与非门电阻接地的电压输入问题数字电路,TTL 与非门电路中的一个疑问.有图数字电路习题TTL与非门的3输入端A,B,C在C输入端接一电阻到地,要实现F=AB(AB上有一个横线),Ra的取值应：答 TTL集成与非门电路中不用的输入端如何处理 CMO与TTL与非门电路多余输入端的处理方法,各种输入方法之间有什么特点为什么TTL门的输入端悬空相当于逻辑高电平?实际电路中TTL与非门输入端能否悬空?为什么? 数字电路中,与非门的输入端的小圆圈表示什么意思? 在数字电路中,与门,与非门输入端的圆圈代表什么? 数字电路的问题.如图 TTL与非门的输入端悬空为什么相当于接入高电平,它与CMOS或非门闲置输入端,该如何处理?