光耦后端上拉电阻的作用

所谓上,就是指高电平；所谓下,是指低电平.上拉,就是通过一个电阻将信号接电源,一般用于时钟信号数据信号等.下拉,就是通过一个电阻将信号接地,一般用于保护信号.这是根据电路需要设计的,主要目的是为了防止

因为单片机的输出端都是开漏输出的,就像三极管的集电极一样,如果没有上拉电阻它输出不了高电平.而下拉电阻就是拉低电平,跟上面是相反的,不过在单片机中,一般都是要上拉电阻的多,很少有下拉电阻的单片机.

上拉电阻和下拉电阻都是为了确保逻辑门电路的输入端在无驱动时保持到高或低电平.该电阻的选取需要考虑的因素主要有：1、逻辑门的输入偏置电流的大小：该电流流过上下拉电阻时产生的压降应小于规定的范围,如下拉电

上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流；弱强只是上拉电阻的阻值不同,没有什么严格区分；对于非集电极（或漏极）开路输出型电路（

用来提高或降低该点的电位；对地不是你想象的短路,因为下拉,就是通过一个电阻将信号接地,一般用于保护信号,防止干扰,增加电路的稳定性.再问：可否在详细点我是刚研究这个朋友你又没有比较好的书籍介绍下再答：

电阻">上拉电阻是指：将某电位点采用电阻与电源VDD相连的电阻.比如,LM339比较器的输出端在输出高电平时,输出端是悬空的（集电极输出）,采用上拉电阻可以将电源电压通过该电阻向负载输出电流,而输出端

答：上拉电阻一般在门电路中使用,当门电路输出高电平时,输出点对地是处于“断开”状态(晶闸管处于截止状态),由于上拉电子的作用,输出点呈高电平.当门电路输出低电平时,输出点对地是处于“接通”状态,这时,

以二极管与门电路为例.如果不接上拉电阻,那么输出的逻辑电压就会为未知状态,不能确定是低电平还是高电平,只有接了上拉电阻上面再接一个直流高电平Vcc,才能使得逻辑输出电压为确定状态.下拉电阻为同样道理.

防止引脚电压过高,是分压用的.

上拉就是将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用,下拉同理.上拉是对器件注入电流,下拉是输出电流,弱强只是上拉电阻的阻值不同,没有什么严格区分,对于非集电极（或漏极）开路输出型电路（

有的单片机IO是开漏输出的即,OC或OD输出的,没有驱动能力,所以要加上拉电阻.或者是其单片机的输岀电不够,这时就要加一个电阻做为上拉.一般在P0P1P2等I/O接口,在连接时一般用10K的排阻做上拉

加上拉电阻：1、让电路保持稳定的状态,避免误触发；2、当有高频干扰信过来时,可以通过上拉对电源泄放掉；3、很多口线和信号线是开漏输出,因此要加上拉,如IIC;4、为了阻抗匹配,多是信号完整性考虑.至于

是普通电阻,只是它们在电路起的作用不同,根据各自的作用叫不同的名称.

提供更充足的高电平输入电流,提高信号稳定程度,可增加抵抗外界干扰的能力有些单片机的某些I/O（如8051的P0口）内部无上拉电阻,需外部提供（如用上拉电阻）高电平时的输出电流.

上拉,就是把电位拉高,比如拉到VCC下拉,就是把电压拉低,拉到GND一般就是刚上电的时候,端口电压不稳定,为了让他稳定为高或低,就会用到上拉或下拉电阻.有些芯片内部集成了上拉电阻,所以外部就不用上拉电

看看百度百科就有很好的说明.只解释提高总线的抗电磁干扰能力这一项,如果没有上拉电阻或下拉电阻,总线的线路阻抗较高,假设为1兆欧,当一个几十微安的干扰信号进入总线系统,那么产生的电平可以高达几十伏,你说

I/O端口的输出类似一个三极管的C(OC门),必须加上拉电阻,以明确C点电平“高”或“低”；即,如果三极管的基极高电平,三极管导通,OC门输出低电平；如果三极管的基极低电平,三极管截止,OC门输出高电

单片机上拉电阻可选范围较宽,电阻过小的话,输出高电平时驱动能力强,但是,输出低电平时,功耗大.电阻过大时,输出低电平时功耗小,输出高电平是驱动能力弱.一般来说,取2~10k较合适.建议取4k7.如果要

上拉电阻：1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V）,这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值.2、OC门电路必须加

上拉就是将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用,1TTL驱动CMOS时,如果TTL输出最低高电平低于CMOS最低高电平时,提高输出高电平值2OC门必须加上拉,提高电平值3加大输出的