verilog如何表示缺省的数字呢?

来源：学生作业帮编辑：作业帮分类：综合作业时间：2024/06/10 10:54:02

verilog如何表示缺省的数字呢?
比如
case({op,funct,rt})
{BEQ_op,6'bxxxxxx,5'bxxxxx}:ALUCode=alu_beq;
{BNE_op,6'bxxxxxx,5'bxxxxx}:ALUCode=alu_bne;
我想表示当funct和rt为任意值时,只要op=BEQ_op,则ALUCode=alu_beq.如何表示缺省的funct和rt呢?用x好像不行啊

case(op)
BEQ_op:ALUCode=alu_beq;
或者直接
if(op==BEQ_op)begin
ALUCode=alu_beq;
end

用数字如何表示有谁知道呢? verilog的one verilog的repeat语句 verilog的if语法 excel中如何实现:数字/数字的表示形式 verilog hdl 怎么解决这警告呢有关verilog HDL语言的数学建模中对缺省数据如何处理人民币上的数字表示什么意思呢? 飞机航班号的字母数字表示什么呢? 如何用数字表示名字?毛显玉的数字名字如何表示? 数字设计方面的.verilog HDL描述.求大神赐教,仅有30积分.╮(╯▽╰)╭