74HC90构成的六十进制计数器如何能在1分钟时产生进位信号

1.写一个带使能信号、清零信号、置数信号的六进制计数器的VHDL程序.2.由六进制、十进制计数器构成60进制 试用74LS161集成计数器构成一个六十进制计数器,要求用反馈预置数法实现 如何用同步十进制双时钟可逆计数器74LS192构成16进制的可逆计数器 数字电路中用串行进位方式把两片十进制计数器结成百进制计数器时,两片之间为什么要用反相器, 分别用整体预置数法和整体清零法,实现十进制计数器74160构成47进制计数器,画出连线图,并标明进位 74161如何构成八进制的计数器? 怎么样能让74LS160构成的计数器从一个固定数字开始计数? 数字电路实验 ：如何将四只 74LS90 级联成四位十进制计数器,实现0000到9999的计数,求电路图,该如何设计 真值表相同的CD4520和CD4518实现的六十进制计数器从电路原理图上看有不同吗?我知道20是十六进制,18是十进制, 74LS161构成的五十(50)进制计数器 触发器构成的计数器是多少进制计数器 在进位计数制中,当某一位的值达到某个固定量时,就要向高位产生进位.这个固定量就是该种进位计数制的?