altera 公司的cyclone II FPGA如何从10M外部时钟分频到2.048KHz

来源：学生作业帮编辑：作业帮分类：综合作业时间：2024/05/15 02:10:36

altera 公司的cyclone II FPGA如何从10M外部时钟分频到2.048KHz
50M外部时钟是否也可以?
altera 公司的cyclone II FPGA如何从10M外部时钟分频到2.048MHz
应该是2.048MHz ,不是K!

直接做个简单的分频程序就行了
10M除以2.048KHz约为9766,做成占空比50%的,再除2得到4883
module div(clkin,clkout);
input clkin;
output reg clkout;
reg [12:0] count;
always@(posedge clkin) begin
if(count==4882) begin
count
再问：先谢谢啊，但似乎不对。“10M除以2.048KHz约为9766，做成占空比50%的，再除2得到4883”这样只能得到约1024的频率。不是2048，而且存在较大的误差。现在利用内部PLL可以先倍频到一定频率，再数字分频。但这样就涉及任意小数分频的问题。有没有这样的VHDL代码？抑或有更好的方法？
再答：你以为你输入10M就是精确的10M吗？晶振是存在误差的这样分频的误差已经很小了当然，你倍频之后误差当然会再小一些一般要产生这样的频率会选和它成比例的晶振的，比如16M 即使是16M可能也无法使用PLL，但是分频程序很精确了

根据CPLD与FPGA的特点,试问Altera公司的Cyclone系列器件属于什么类别的PLD器件?ACEX系列器件又属怎样将555电路产生的1KHZ的方波脉冲分频为1HZ 10HZ 100HZ 1KHZ的时钟型号 Altera的FPGA要用什么软件呀 FPGA中用DCM分频问题求助!66分成50的 Xilinx有什么产品相当于Altera的Nios II FPGA配置芯片的时钟和FPGA一致吗 lattice与altera的fpga有什么区别?譬如开发环境,配置等频率为100KHZ,占空比为1/2的方波怎样分频与滤波怎样同时产生频率为10KHZ,30KHZ,50KHZ的正弦波,方法 FPGA中分频问题.想把50MHZ分频到1HZ.应该怎么实现?请问DCM分频是怎么分频?它和计数器计数分频有什么区别? altera 里如何设计modesim-altera altera公司中文名称是甚么数字钟的分频电路如何设计?