数电TTL门电路接Vcc相当于接高电平

内部都是基本门电路.门电路是有集成制造的场效应管（CMOS门电路）、三极管（TTL）、电阻、二极管构成.内部三极管、场效应管都工作在开关状态.由于各种门电路、厂家工艺等原因,内部电路不完全相同,所以原

TTL是由晶体管构成的逻辑电路,这里所谓的TTL信号是一个电平标准.由于器件的电压不同,TTL电路和CMOS电路定义的高低电平电压以及电流不一样.所谓的需要加TTL信号就是可以以TTL标准的高或低电平

说清楚你的接法.你随便查一个TTL、一个CMOS器件的资料,如：74LS04、CD4069,看看参数就会分析了.再问：再问：再问：�ڶ���ͼ���������Ǹ�再答：��������Ŀ������

特点得细究很多东西,就是相关器件性能问题.TTL门是由晶体三极管和一些电阻组成,而CMOS门是MOS门的一种,由P型和N型沟道两种绝缘栅场效应管（有些有电阻）组成.所以,TTL门输出内阻较低(一般只有

TTL门电路的输入端悬空时相当于高电平输入输入端接有电阻时其电阻阻值大于1.4K时该端也相当于高电平电阻值小于0.8K时该端才是低电平.而CMOS逻辑门电路输入端不管是接大电阻还是接小电阻该端都相当于

去网上下本74系列或CD4000系列手册看看好了,非常好下.你说的问题实在内容太多,还是自己解决的好啊

1.TTL门电路的输入端对地接10K阻值电阻时等效输入逻辑__1_______;CMOS门电路的输入端对地接10K阻值电阻时等效输入逻辑____0______.2.能将模拟信号转换成数字信号的电路是_

从输入特性来看,ttl门电路的输入偏置电流更大,噪声更小,但是对于ttl信号开说,这些都不重要,

上拉电阻高电位高于3,6V会使T4截至

正解A、D【解析】A中是个与非门,TTL门电路悬空相当于1（CMOS门电路悬空相当于0）,所以A中相当于“A与B与1”再非,就是F.故A正确.B中是个与门,其中有个输入是0（接地,地电平）,任何逻辑与

许多,主要是反向器、与门、与非门、或门、或非门、异或门等等.广义上讲,其它所有电路都由门电路构成,分为组合逻辑和时序逻辑电路两大类.

再给你一个图看一下,你就明白了.因为TTL门的输入是从射极输入,如果悬空,输入端的那个三极管是截止的,这和输入高电平(即1)的情况是一样的,也就相当于输入1.你看一下TTL反相器的内部电路就知道了.&

电路如下：再问：这只是原理图，我的意思是原理图作为辅助来讲，我不是要原理图，麻烦您再给讲讲？先谢了啊！再答：悬空，相当于无穷大的电阻。当A端接上电阻的时候，电流从+Ec，经过R1、T1的b、e，流入A

TTL输入端如果不用,也不要悬空,不接电阻为高电平,但因为输入端通常是高阻抗,很容易被干扰成低电平,一般是通过电阻到地,使之成为低电平或加上拉电阻到电源成为可靠的高电平

(1)标准的图腾柱输出,上、下管状态相反,始终是一管导通,另一管截止,输出非高即低.（2）集电极开路输出（OC）,没有上管,输出是下管截止或导通.（3）三态输出,是（1）的改进,多一种输出状态：上、下

5V,答案选B手打不易,如有帮助请采纳,谢谢!

线与逻辑是指多个电路的输出端直接互连就可以实现“与”的逻辑功能.多个集电极开路输出（OC）的端子共用一个上拉电阻时,只有全部输出端是高电平,即输出三极管全部是截止状态时,Vcc通过上拉电阻输出高电平,

TTl的输入悬空也是高电平,只是因为阻抗高容易被干扰而瞬间置低,所以一般悬空要加一个接高电平的电阻或低电平的电阻来人工置为高或低,接高的时候电阻可为几百到几十K都可以,置低要使输入的出电流在电阻形成的

因为这个电阻太大,提供的电流太小,不足以驱动输入端使得输出变为低电平再问：鞋鞋泥！基本懂了，电流小了相当于悬空。如果把两个OC门的输出端和一个电阻并联（电阻直接接地，R=10千欧），并联的一点作为输出

直接选用集电极开路（OC）输出的TTL器件,输出端接上拉电阻到CMOS电源为好.如图电路不必认真计算：Rb=5KΩ,Ic=Vdd/Rc=2~3mA即可.