AT89C51加上拉电阻的作用

所谓上,就是指高电平；所谓下,是指低电平.上拉,就是通过一个电阻将信号接电源,一般用于时钟信号数据信号等.下拉,就是通过一个电阻将信号接地,一般用于保护信号.这是根据电路需要设计的,主要目的是为了防止

上拉电阻和下拉电阻都是为了确保逻辑门电路的输入端在无驱动时保持到高或低电平.该电阻的选取需要考虑的因素主要有：1、逻辑门的输入偏置电流的大小：该电流流过上下拉电阻时产生的压降应小于规定的范围,如下拉电

上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流；弱强只是上拉电阻的阻值不同,没有什么严格区分；对于非集电极（或漏极）开路输出型电路（

上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流.弱强只是上拉电阻的阻值不同,没有什么严格区分.对于非集电极（或漏极）开路输出型电路（

再问：请问这个上拉电阻有双排的吗，要分别与数码管和单片机连接，我不知道符号名字再答：你这样接就行了，排阻的名字就是RESPACK-8，如果你要接限流电阻的话，在数码管和D0--D7中间再接8个电阻就行

答：上拉电阻一般在门电路中使用,当门电路输出高电平时,输出点对地是处于“断开”状态(晶闸管处于截止状态),由于上拉电子的作用,输出点呈高电平.当门电路输出低电平时,输出点对地是处于“接通”状态,这时,

防止引脚电压过高,是分压用的.

位选要加三极管,加个s8050就可以,其他IO口接个10K的电阻,接到基极B,C接控制位,E接地.再问：那P0上的上拉电阻一般选多大啊?

上拉就是将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用,下拉同理.上拉是对器件注入电流下拉是输出电流,弱强只是上拉电阻的阻值不同,没有什么严格区分,对于非集电极（或漏极）开路输出型电路（如

上拉就是将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用,下拉同理.上拉是对器件注入电流,下拉是输出电流,弱强只是上拉电阻的阻值不同,没有什么严格区分,对于非集电极（或漏极）开路输出型电路（

有的单片机IO是开漏输出的即,OC或OD输出的,没有驱动能力,所以要加上拉电阻.或者是其单片机的输岀电不够,这时就要加一个电阻做为上拉.一般在P0P1P2等I/O接口,在连接时一般用10K的排阻做上拉

图下载后可以放大就这样字啦这个是一个阳极解法  好处是不会再8段全亮时候显得比较灰暗 共阴极的话要不5V换成地就可以了

上拉电阻名字是respack-8,最右边的引脚是公共端,其他由左至右依次为a,b,……h再问：上拉电阻的名字我知道~~不知道是是如何把上拉电阻画到proteldxp里面~~那个数码管的公共端是3脚和8

提供更充足的高电平输入电流,提高信号稳定程度,可增加抵抗外界干扰的能力有些单片机的某些I/O（如8051的P0口）内部无上拉电阻,需外部提供（如用上拉电阻）高电平时的输出电流.

上拉,就是把电位拉高,比如拉到VCC下拉,就是把电压拉低,拉到GND一般就是刚上电的时候,端口电压不稳定,为了让他稳定为高或低,就会用到上拉或下拉电阻.有些芯片内部集成了上拉电阻,所以外部就不用上拉电

看看百度百科就有很好的说明.只解释提高总线的抗电磁干扰能力这一项,如果没有上拉电阻或下拉电阻,总线的线路阻抗较高,假设为1兆欧,当一个几十微安的干扰信号进入总线系统,那么产生的电平可以高达几十伏,你说

7407是集电极开路六正相高压驱动器.如果不接上拉电阻,那个输出的驱动管是不工作的.所以上拉电阻的功能就是为了使末级驱动管正常工作.

CMOS（ComplementaryMetalOxideSemiconductor）,互补金属氧化物半导体,电压控制的一种放大器件.是组成CMOS数字集成电路的基本单元.发展历史1963年,仙童半导体

I/O端口的输出类似一个三极管的C(OC门),必须加上拉电阻,以明确C点电平“高”或“低”；即,如果三极管的基极高电平,三极管导通,OC门输出低电平；如果三极管的基极低电平,三极管截止,OC门输出高电

上拉就是将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用,1TTL驱动CMOS时,如果TTL输出最低高电平低于CMOS最低高电平时,提高输出高电平值2OC门必须加上拉,提高电平值3加大输出的