将74160十进制计数器改为7进制计数器

10101=1×2^4+0×2^3+1×2^2+0×2^1+1×2^0=16+4+1=21同理,110001=1×2^5+1×2^4+0×2^3+0×2^2+0×2^1+1×2^0=4910001=1

这个东西,不难啊,查一手册不就知道了,真懒给你参考

没办法画图,告诉你每个管脚怎么接吧使能端ET和EP接高电平,CP接脉冲信号,预置数输入端D0~D3接0000,输出端Q0和Q3通过二输入与非门接LD,RD接高电平即可.

十进制转化为n进制,除n,取余,逆序拍列（19）10=（10011）219/2=9····19/2=4····14/2=2····02/2=1····01/2=0····1

二进制化成十进制,是用每位上的数字乘2的次方,右起第一位是0次方,往左依次是1次方,2次方.如1101011,1×2的6次方＋1×2的5次方＋0×2的4次方＋1×2的3次方＋0×2的2次方＋1×2的1

我数字电路刚好把计数器那一章学完了,还做过了试验用两片CC40192组成两位十进制减法计数器,输入1Hz连续技术脉冲,进行由99-00累减计数,图我不知道在电脑上怎么画,只好口述了,CC40192是1

直接用74193吧,本身就是16进制的

给你参考,可通过开关的连接方向分出你需要的整体预置数法和整体清零法的两个功能电路图；47进制计数器,是从0~46的状态计数,第47个脉冲到来后,就产生清零或重置信号；

不是都要加反相器.是否加反相器要分析具体电路的时序,串行进位的有效方式（高或低电平）在时钟脉冲的有效时刻（前沿或后沿）与所需信号的逻辑相反时,要加反相器取反.同一型号的计数器芯片,设计者都会考虑好级联

CD4518/CC4518是二、十进制（8421编码）同步加计数器,内含两个单元的加计数器,其功能表如真值表所示.每单个单元有两个时钟输入端CLK和EN,可用时钟脉冲的上升沿或下降沿触发.由表可知,若

∵111÷5=22…122÷5=4…2，4÷5=0…4，∴将十进制数111化为五进制数是421，故选A．

连续用2005除以2,取余数,直到商等于0为止.再把得到的各个余数按相反的顺序排列.——简称“除2取余法”2005/2=1002……11002/2=501……0501/2=250……1250/2=12

如图

8421码是BCD码,就是10个,和0-9对应的!没有16个数字,也就是说有6个数字（11-16）是不用的!

给你个参考,第7页,你自己去研究吧http://wenku.baidu.com/view/0400a177a417866fb84a8e35.html是好是坏,也没个回音,真不够意思

首先你要知道什么是十进制,然后十六进制是什么样的,十进制是逢十进一,那么十六进制自然就是逢十六进一了,以二进制和十进制的转化为例,在十进制中,3就是3,但在二进制里面,2就是10了,那么3就应该是11

8543除7,商1220,余31220除7,商174,余2174除7,商24,余624除7,商3,余33除7,商0,余3到0结束,余数从后向前取值,得3362310进制转任何进制就可以用这个算法再答：

⊙﹏⊙b汗,既然算错了.（123）10=(173)864+56+3楼下正解

模多少的?任意?我写了个模70的,如果要其他的自己修改参数就行了libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;u

(1234)8=((((0*8+1)*8+2)*8+3)*8+4)10=(((1*8+2)*8+3)*8+4)10=(((8+2)*8+3)*8+4)10=((10*8+3)*8+4)10=((80+