上拉电阻和下拉电阻能控制LED灯吗

所谓上,就是指高电平；所谓下,是指低电平.上拉,就是通过一个电阻将信号接电源,一般用于时钟信号数据信号等.下拉,就是通过一个电阻将信号接地,一般用于保护信号.这是根据电路需要设计的,主要目的是为了防止

上拉电阻是在数字逻辑（正逻辑）输出电路中接在输出端和电源正极之间的电阻,当输出为高电平时,它能使得输出端切实达到高电平.下拉电阻则是接在输出端和电源负极（地）之间的电阻,当输出为低电平时,它能使得输出

上拉电阻和下拉电阻都是为了确保逻辑门电路的输入端在无驱动时保持到高或低电平.该电阻的选取需要考虑的因素主要有：1、逻辑门的输入偏置电流的大小：该电流流过上下拉电阻时产生的压降应小于规定的范围,如下拉电

上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流；弱强只是上拉电阻的阻值不同,没有什么严格区分；对于非集电极（或漏极）开路输出型电路（

用来提高或降低该点的电位；对地不是你想象的短路,因为下拉,就是通过一个电阻将信号接地,一般用于保护信号,防止干扰,增加电路的稳定性.再问：可否在详细点我是刚研究这个朋友你又没有比较好的书籍介绍下再答：

电阻">上拉电阻是指：将某电位点采用电阻与电源VDD相连的电阻.比如,LM339比较器的输出端在输出高电平时,输出端是悬空的（集电极输出）,采用上拉电阻可以将电源电压通过该电阻向负载输出电流,而输出端

电阻一端接电源一端接要拉的端口就是上拉电阻.主要为了拉电流.反之接地为下拉电阻.为了拉电压.

上拉电阻是串接电阻后接高电平,目的是把该点的电压拉高下拉电阻是串接电阻后接地,目的是把该点的电压拉低

有的电路节点的电压并不能明确知道他是高电平或者低电平,而上下拉电阻就是为了保证某个电路节点在稳态下保持高电平或低电平,上下拉电阻一般用10K左右的数值,上拉一般接电压,下拉一般接地而限流电阻主要是用于

上拉电阻定义：上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流；弱强只是上拉电阻的阻值不同,没有什么严格区分；对于非集电极（或漏极）开

搞错没有?应该图一是下拉电位图2是上啦电位.图二已经接+5怎么会是低电平?图一才是低电平0接地.

高低电平的设定.不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平.以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下.查看原帖

是普通电阻,只是它们在电路起的作用不同,根据各自的作用叫不同的名称.

上拉:1TTL驱动CMOS时,如果TTL输出最低高电平低于CMOS最低高电平时,提高输出高电平值2OC门必须加上拉,提高电平值3加大输出的驱动能力(单片机较常用)4CMOS芯片中(特别是门的芯片),为

所谓上,就是指高电平；所谓下,是指低电平.上拉,就是通过一个电阻将信号接电源,一般用于时钟信号数据信号等.下拉,就是通过一个电阻将信号接地,一般用于保护信号.这是根据电路需要设计的,主要目的是为了防止

上拉,就是把电位拉高,比如拉到VCC下拉,就是把电压拉低,拉到GND一般就是刚上电的时候,端口电压不稳定,为了让他稳定为高或低,就会用到上拉或下拉电阻.有些芯片内部集成了上拉电阻,所以外部就不用上拉电

上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用,下拉同理.上拉电阻的作用主要是为集电极开路输出型电路输出电流通道；下拉电阻的主要作用是与上接电阻一起在电路驱动器关闭时给线路（节点）

看看百度百科就有很好的说明.只解释提高总线的抗电磁干扰能力这一项,如果没有上拉电阻或下拉电阻,总线的线路阻抗较高,假设为1兆欧,当一个几十微安的干扰信号进入总线系统,那么产生的电平可以高达几十伏,你说

简单一点说,上拉电阻与下拉电阻是用来确定数字电路中常态的高低电平,若没有这些电阻,端口可能出现界于高低电平之间的电压,这样非常不稳定,所以有些端口即使不用也要接高电平或低电平,以确保工作稳定

上拉电阻和下拉电阻,一般对于TTL电平来说,上啦电阻就是接5V,下拉电阻接地.作用是,简单举一个例子,比如cpu的看门狗复位是低电平有效.为了保证正常工作时复位信号为高,就需要接一个上拉电阻,把复位信